亚泰五分彩计划

當前位置:首頁 > 抄板技術 > 板級設計 > 正文

印尼五分彩怎么玩:阻抗匹配之串聯終端匹配

亚泰五分彩计划 www.wbxeek.com.cn 更新時間:2015-12-22 17:10:55點擊次數:2848次

在高速PCB設計中,阻抗的匹配與否關系到信號的質量優劣。阻抗匹配的技術可以說是豐富多樣,但是在具體的系統中怎樣才能比較合理的應用,需要衡量多個方面的因素。例如我們在系統中設計中,很多采用的都是源段的串連匹配。對于什么情況下需要匹配,采用什么方式的匹配,為什么采用這種方式。例如:差分的匹配多數采用終端的匹配;時鐘采用源段匹配;這里主要介紹串聯終端匹配。

串聯終端匹配

串聯終端匹配的理論出發點是在信號源端阻抗低于傳輸線特征阻抗的條件下,在信號的源端和傳輸線之間串接一個電阻R,使源端的輸出阻抗與傳輸線的特征阻抗相匹配,抑制從負載端反射回來的信號發生再次反射.

串聯終端匹配后的信號傳輸具有以下特點:

A 由于串聯匹配電阻的作用,驅動信號傳播時以其幅度的50%向負載端傳播;

B 信號在負載端的反射系數接近+1,因此反射信號的幅度接近原始信號幅度的50%。

C 反射信號與源端傳播的信號疊加,使負載端接受到的信號與原始信號的幅度近似相同;

D 負載端反射信號向源端傳播,到達源端后被匹配電阻吸收;?

E 反射信號到達源端后,源端驅動電流降為0,直到下一次信號傳輸。

相對并聯匹配來說,串聯匹配不要求信號驅動器具有很大的電流驅動能力。

選擇串聯終端匹配電阻值的原則很簡單,就是要求匹配電阻值與驅動器的輸出阻抗之和與傳輸線的特征阻抗相等。理想的信號驅動器的輸出阻抗為零,實際的驅動器總是有比較小的輸出阻抗,而且在信號的電平發生變化時,輸出阻抗可能不同。比如電源電壓為+4.5V的CMOS驅動器,在低電平時典型的輸出阻抗為37Ω,在高電平時典型的輸出阻抗為45Ω[4];TTL驅動器和CMOS驅動一樣,其輸出阻抗會隨信號的電平大小變化而變化。因此,對TTL或CMOS電路來說,不可能有十分正確的匹配電阻,只能折中考慮。

鏈狀拓撲結構的信號網路不適合使用串聯終端匹配,所有的負載必須接到傳輸線的末端。否則,接到傳輸線中間的負載接受到的波形就會象圖3.2.5中C點的電壓波形一樣??梢鑰闖?,有一段時間負載端信號幅度為原始信號幅度的一半。顯然這時候信號處在不定邏輯狀態,信號的噪聲容限很低。

串聯匹配是最常用的終端匹配方法。它的優點是功耗小,不會給驅動器帶來額外的直流負載,也不會在信號和地之間引入額外的阻抗;而且只需要一個電阻元件。

本站熱點
PCB設計中瞬態干擾的抑制
FPC壓合溢膠產生原因及解決方案
PCB布板三大規則分析
探析精細線路制作技術
軟性線路板材質及功能用途概要
PCB焊劑引起的白色殘留物
不可不知的FPC基礎知識
PCB繪圖中的相關問題
PCB布線設計中的注意事項
PCB元件移除和重新貼裝溫度曲線設置
論壇熱帖
PCB鍍銅的酸性除油方法
阻抗匹配之串聯終端匹配
FPC柔性線路板蝕刻工藝要求
地線的定義及阻抗概念
FPC表面電鍍知識概要
怎樣提高FPC的撓曲性能和剝離強度
柔性印制電路中粘結劑的典型應用
PCB繪圖中的相關問題
PCB布線設計中的注意事項
PCB元件移除和重新貼裝溫度曲線設置

微信掃描二維碼咨詢